问答题
为什么建议在编写Verilog模块程序时，如果用到if语句建议大家把配套的else情况也考虑在内？
因为如果没有配套的else语句，在不满足if条件语句时，将会保持原来的状态不变，从而在综合时会产生一个锁存器，而这是设计......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
问答题 如果在顺序块中，前面有一条语句是无限循环，下面的语句能否进行？
问答题 举例说明顺序块和并行块的不同？
问答题 如果都不带时间延迟，阻塞和非阻塞赋值有什么不同？举例说明它们的不同点？
