单项选择题
设计一个同步6进制加法计数器共需()个边沿JK触发器。
A.2B.6C.3D.4
单项选择题 用两个或非门构成的基本RS触发器,其R、S须满足的约束条件是()。
单项选择题 若将维持-阻塞D触发器的D信号输入端接其Q,则此触发器在CP脉冲信号作用下为()分频电路。
单项选择题 二—十进制编码器指的是()的电路。