单项选择题 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化（）。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法

单项选择题 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→综合→_____→_____→适配→编程下载→硬件测试。正确的是（）。 ①功能仿真 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚

单项选择题 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。

填空题 阻塞性赋值符号为（），非阻塞性赋值符号为（）。

填空题 完整的条件语句将产生（）电路，不完整的条件语句将产生（）电路。

填空题 目前国际上较大的PLD器件制造公司有（）和（）公司。

填空题 随着EDA技术的不断完善与成熟，（）的设计方法更多的被应用于Verilog HDL设计当中。

填空题 可编程器件分为（）和CPLD。

填空题 用EDA技术进行电子系统设计的目标是最终完成（）的设计与实现。

问答题 试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q[1]~Q[3]则为移位寄存器的并行输出。

问答题 试用verilog语言，利用内置基本门级元件，采用结构描述方式生成如图所示的电路。

问答题 试用verilog语言产生如下图所示的测试信号

问答题 根据下面的程序，画出产生的信号波形。

问答题 根据下面的程序，画出产生的信号波形。

问答题 specparam语句和parameter语句在参数说明方面不同之处是什么.

问答题 Verilog HDL语言进行电路设计方法有哪几种？

单项选择题 在verilog语言中整型数据与（）位寄存器数据在实际意义上是相同的。

单项选择题 在verilog语言中，a=4b’1011，那么&a=（）

多项选择题 根据调用子模块的不同抽象级别，模块的结构描述可以分为（）

单项选择题 已知“a=1b’1；b=3b’001；”那么{a，b}＝（）