问答题
设计一个带使能的3-8译码器,使能信号en为高电平时真值表如下。
问答题 设计一个触发器。
问答题 用Veriog描述带清零端的4位寄存器。
问答题 使用Verilog语言设计一个脉冲发生器。