多项选择题

A.VHDL语言是针对电路功能的描述,其语言具有并行特性
B.电路内部的模块之间用信号线进行连接,因此信号的传递具有延迟特性
C.其语言具有对电路模型及对外输入输出端口信号的定义,外部的封装与管脚也是硬件特性的表现
D.语言与C语言类似,语句执行是按照指令一条一条按顺序执行的