问答题 试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2~Q0的波形图

问答题 试用上升沿D触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。

问答题 图所示的是并入串出8位右移寄存器74HC165的连接图，以及输入信号CLKINH、移位/置数信号 与时钟CLK的波形图，若74HC165并入数据为11100101，试画出74HC165输出Y的波形图。