black

verilog-数字系统设计课

登录

问答题

计算题

使用for循环对一个长度为1024(地址从0~1023)、位宽为4的寄存器类型数组cache_var进行初始化,把所有单元都设置为0。

【参考答案】

相关考题

问答题 使用while循环设计一个时钟信号发生器。其时钟信号的初值为0,周期为10个时间单元。

问答题 使用case语句设计八功能的算术运算单元(ALU),其输入信号a和b均为4位,还有功能选择信号select为3位,输出信号为out(5位),算术运算单元ALU所执行的操作与select信号有关,具体关系如下表所列(忽略输出结果中的上溢和下溢的位)。

问答题 使用wait语句设计一个电平敏感的锁存器,该锁存器的输入信号为d和clock,输出为q,其功能是当clock=1时q=d。

All Rights Reserved 版权所有©求知题库网库(csqiuzhi.com)

备案号:湘ICP备14005140号-1

经营许可证号:湘B2-20140064