问答题
模块由几个部分组成？
由描述接口和描述逻辑功能两部分组成。
问答题 为什么说Verilog可以用来设计数字逻辑电路和系统？
问答题 如果不用initial块，能否产生测试时钟？
问答题 如何产生连续的周期性测试时钟？
