欢迎来到求知题库网 求知题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

利用数字电路的基本知识解释,为什么说即使组合逻辑的输出端的所有信号同时变化,其输出端的各个信号不可能同时达到新的值?各个信号变化快慢有什么决定?

    【参考答案】

    由于逻辑门和布线有延迟,因此没有办法使实际电路的输出与理想的布尔方程计算完全一致,可以说实际组合逻辑电路输出的瞬间不确定......

    (↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题