相关考题
- 问答题 试画出下列版图的电路原理图
- 问答题 设1μmCMOS工艺的参数为：栅氧化层厚度35nm，栅氧化层介电常数ε0εox为3.45x10-13F/cm，电子迁移率500cm2/V.s空穴迁移率200cm2/V.s，阈值电压Vtn=-Vtp=0.8V晶体管最小栅宽3μm，电源电压3V，有两个反相器相连（栅长相等），前一级为最小尺寸，后一级宽长比为前一级的3倍，驱动的负载CL=10fF，试求反相器链的延迟时间。
- 问答题 画出用多米诺逻辑实现X=AB+C，Y=XD的电路图，并根据下图的输入画出X，Y的波形（不考虑延迟）。
- 问答题 下图是一个电路的部分版图，求A到B的总电容，已知某工艺的典型面电容值为：Cox为0.6，金属与衬地为0.03，金属与多晶硅为0.045，金属与扩区为0.05，多晶硅与衬地为0.045，面电容的单位为fF/μm2）。
- 问答题 在下图中，分别给出测试1/1、3/1、4/0错误的测试向量。"
- 问答题 在下图中，利用NMOS管实现A与B的同或函数。
- 问答题 试用Weinberger阵列结构实现下列逻辑表达式：
- 问答题 用预充电逻辑设计 画出电路图。若电路内部结点电容C=5fF，负载电容CL=10fF.VDD=1V，试由下图输入信号画出的波形，并标出相应的电压值。
- 问答题 试用两输入LUT单元实现逻辑式：Z=AB+CD
- 问答题 试用多米诺方法实现下列逻辑方程：R=AB+BC+AC
- 问答题 画出图中版图的电路原理图。
- 问答题 画出图中版图的电路原理图。
- 问答题 某CMOS微处理器有40万支晶体管，工作在20MHz频率下，工作电压为5V。假设该微处理器是由五个晶体管组成的基本门实现的，每个基本门的负载为0.1pF，试计算该芯片的动态功耗。这种计算方法是否正确？如果不正确，试提出改正方案。
- 问答题 用两级放大反相器驱动负载的延迟时间。
- 问答题 用优化设计的逐级放大反相器链驱动负载的延迟时间tcas，并给出放大器的级数N。
- 问答题 用标准反相器直接驱动负载的延迟时间tdir。
- 问答题 四级反相器逐级相联，第一级为标准尺寸CMOS反相器，若后一级反相器的几何尺寸均为前一级的2倍（指栅宽），且最后一级反相器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通过四级反相器链的延迟时间。（设标准反相器的本征门延迟时间为）
- 问答题 已知 试计算两输入与非门，两输入或非门和CMOS反相器的门延迟时间，假设它们的负载均为相同尺寸CMOS反相器。
- 问答题 假设k丶N=2k丶p，试比较最坏工作情况下具有对称驱动能力的两输入与非门和两输入或非门的面积之比。
- 问答题 对于的三输入CMOS与非门，试计算最坏情况下的上升时间和下降时间。如果要获得对称的驱动能力，应采取什么措施？是否能够实现无条件的对称驱动能力？
