单项选择题
在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面哪个赋值语句是错误的。（）。
A.idata<=“00001111”
B.idata<=b”0000_1111”
C.idata<=X”AB”
D.idata<=B”21”
点击查看答案
相关考题
- 单项选择题 MAXPLUSII中原理图的后缀是（）。
- 单项选择题 MAXPLUSII不支持的输入方式是（）。
- 单项选择题 MAX+PLUSII的设计文件不能直接保存在（）。
- 单项选择题 如果a=1，b=1，则逻辑表达式（aXORb）OR（NOTbANDa）的值是（）。
- 单项选择题 EPF10K20TC144-4具有多少个管脚（）。
- 单项选择题 EDA的中文含义是（）。
- 单项选择题 正确给变量X赋值的语句是（）。
- 单项选择题 不属于顺序语句的是（）。
- 单项选择题 如果a=1，b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。
- 单项选择题 VHDL运算符优先级的说法正确的是（）。
- 单项选择题 使用STD_LOGIG_1164使用的数据类型时（）。
- 单项选择题 STD_LOGIG_1164中字符H定义的是（）。
- 单项选择题 STD_LOGIG_1164中定义的高阻是字符（）。
- 单项选择题 可以不必声明而直接引用的数据类型是（）。
- 单项选择题 下面数据中属于位矢量的是（）。
- 单项选择题 下面数据中属于实数的是（）。
- 单项选择题 关于VHDL数据类型，正确的是（）。
- 单项选择题 变量和信号的描述正确的是（）。
- 单项选择题 变量是局部量可以写在（）。
- 单项选择题 VHDL语言中信号定义的位置是（）。
