欢迎来到求知题库网
求知题库官网
登录
注册
首页
计算机java工程师信产部认证考试
计算机网络设备调试员
计算机计算机软件水平考试
计算机通信工程师
计算机计算机辅助设计绘图员
全部科目
>
大学试题
>
工学
>
动力与电气工程
>
电子电路分析、制作与调试
搜题找答案
问答题
简答题
用JK触发器组成4位异步二进制减法计数器,画出其逻辑图。
【参考答案】
点击查看答案
上一题
目录
下一题
相关考题
填空题
一个异步二进制计数器的最高工作频率为10MHz,如果每个触发器的平均传输延迟时间为10ns,计数过程中每读取一次计数值所需时间为50ns,这个计数器最多只能有()位。
问答题
试设计一个时序脉冲发生器,画出其逻辑图。时序脉冲波形如图所示。
问答题
试用与或非门将四个边沿D触发器连接成双向串行输入的移位寄存器,画出其逻辑图。
微信扫一扫,加关注免费搜题
关注
顶部
微信扫一扫,加关注免费搜题