相关考题
- 判断题 CONSTANT T2：std_logic <= ’0’;
- 判断题 在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。
- 判断题 VHDL语言与计算机C语言的没有差别。
- 判断题 进程语句中，不管在何时，process语句后面必须列出敏感信号
- 判断题 VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。
- 判断题 一个VHAL程序中仅能使用一个进程（process）语句。
- 判断题 VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体
- 判断题 传统的系统硬件设计方法是采用自上而下（top down）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottom up）的设计方法。
- 填空题 （）是一个具有九值逻辑的数据类型。
- 填空题 赋值语句是（并行/串行）（）执行的，if语句是（并行/串行）（）执行的。
- 填空题 /=是（）操作符，功能是在条件判断是判断操作符两端不相等。
- 填空题 一个信号处于高阻（三态）时的值在VHDL中描述为（）。
- 填空题 请分别列举一个常用的库和程序包（）、use ieee.std_logic_1164.all。
- 填空题 结构体有三种描述方式，分别是（）、行为、和结构化。
- 填空题 （）语句各条件间具有不同的优先级。
- 填空题 判断CLK信号上升沿到达的语句是（）.
- 填空题 进程执行的机制是敏感信号（）。
- 填空题 并置运算符&的功能是（）。
- 填空题 进程必须位于（）内部，变量必须定义于进程/包/子程序内部。
- 填空题 位类型的初始化采用（字符/字符串）（）、位矢量用字符串。
