问答题
在always模块中被赋值的变量能否是wire类型的？如果不能是wire类型，那么必须是什么类型的？它们表示的一定是实际的寄存器吗？
不能。必须是reg类型的变量，它们表示不一定是实际的寄存器。
问答题 由连续赋值语句（assign）赋值的变量能否是reg类型的？
问答题 reg型和wire型变量的差别是什么？
问答题 最基本的Verilog变量有哪几种类型？
