问答题
Verilog的编译预处理与C语言的编译预处理有什么不同？
Verilog的编译处理，在编译处理命令之前要以‘`’开头。
问答题 请用$random配合求模运算编写： （1）用于测试的跳变沿抖动为周期1/10的时钟波形。 （2）随机出现的脉宽随机的窄脉宽。
问答题 为什么在多个模块调试的情况下$monitor需要配合$monitoron和$monitoroff来工作？
问答题 如何在Verilog测试模块中，利用文件的读写产生预定格式的信号，并记录有测试价值的信号？
