单项选择题
在一个用Verilog HDL描述的模块中，定义A、B是模块的输入信号，C是与A、B同位宽的输出信号，模块功能描述是assign C=（A>B）A：B；如果某时刻A=4’b1011，B=4’b1101，则此时C等于（）
A.4’b1101
B.4’b1111
C.4’b1011
D.4’b1001
点击查看答案&解析
相关考题
-
单项选择题
在Verilog HDL中表示结构化元件之间物理连线信号的数据类型是（）
A.wire型
B.reg 型
C.memory型
D.supply型 -
单项选择题
下列HDL语言的标示符中，合法的是（）
A.$time
B.date
D.mux#
C.8sum -
单项选择题
设a=4’b1101，b=4’b1010，按照Verilog HDL 语法，执行语句assignc=a&b；则c=（）
A.4’b0001
B.4’b0010
C.4’b0100
D.4’b1000
