填空题
Verilog HDL很好地支持了“自顶向下”的设计理念，即，复杂任务分解成的小模块完成后，可以通过（）的方式，将系统组装起来。
【参考答案】
调用（也称例化）
点击查看答案
相关考题
- 填空题 VerilogHDL提供了标准的系统任务，用于常用的操作。如显示、文件输入/输出等，系统函数前都有一个标志符（）加以确认。
- 填空题 VerilogHDL中的always语句中的语句是（）语句。
- 填空题 在verilogHDL的always块本身是（）语句。
- 填空题 VerilogHDL是在（）年正式推出的。
- 填空题 可编程逻辑器件的配置方式分为（）和（）两类。
- 填空题 FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及（）模式。
- 填空题 根据配置数据线数，器件配置可分为并行配置和串行配置两类。串行配置以（）为单位将配置数据载人可编程器件：而并行配置一般以（）为单位向可编程器件载入配置数据。
- 填空题 把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的在系统下载称为（），这个过程就是把编程数据写入E2CMOS单元阵列的过程。
- 填空题 FPGA的核心部分是（），由内部逻辑块矩阵和周围I/O接口模块组成。
- 填空题 CPLD是由（）的结构演变而来的。
- 填空题 从互连结构上可将PLD分为确定型和统计型两类。确定型结构的代表是（），统计型结构代表是（）。
- 填空题 未来的集成电路技术的发展趋势，把整上系统集成在一个芯片上去，这种芯片被称为（）。
- 填空题 `timescale1ns/100ps中1ns代表（），100ps代表（）。
- 填空题 VerilogHDL有两种过程赋值方式：（）和（）。
- 填空题 连续赋值常用于数据流行为建模，常以（）为关键词。
- 填空题 （）是描述数据在寄存器之间流动和处理的过程。
- 填空题 FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。
- 填空题 VerilogHDL常用两大数据类型：（）、（）。
- 填空题 VerilogHDL中的端口类型有三类：（）、（）、输入/输出端口。
- 填空题 有限状态机可分为（）状态机和（）状态机两类。
