欢迎来到求知题库网 求知题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

对每一个寄存器组来说,上一个时钟的正跳沿是为置数做准备,下一个时钟正跳沿是把本寄存器组置数(并为下一级运算组合逻辑送去输入信号),则为下一级寄存器组的置数做准备的先决条件是什么?

    【参考答案】

    确定下一个状态所使用的组合电路的延迟和时钟到各触发器的差值必须小于一个时钟周期的宽度。

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题