欢迎来到求知题库网 求知题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

为使运算组合逻辑有一个正确的输出,为什么必须在复杂运算组合逻辑的输入端和输出端增加寄存器组来存放数据?

    【参考答案】

    由于逻辑门和布线有延迟,因此没有办法使实际电路的输出与理想的布尔方程计算完全一致,可以说实际组合逻辑电路输出的瞬间不确定......

    (↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

    点击查看答案
    微信小程序免费搜题
    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题

    微信扫一扫,加关注免费搜题